DDR4內(nèi)存目前還是絕對主流，不斷被深入挖潛，頻率已經(jīng)突破5GHz，不過下一代DDR5也已經(jīng)蠢蠢欲動了。Cadence公司今天就宣布了DDR5的全新進展，無論工藝還是頻率都相當領(lǐng)先。

目前，JEDEC標準組織正在研究下一代DDR5內(nèi)存規(guī)范，已經(jīng)有了初步版本，Cadence此番拿出的就是面向新規(guī)范的第一個DDR5 IP物理層接口芯片。

該測試芯片采用臺積電7nm工藝制造，數(shù)據(jù)率可達4400MT/s，也就是頻率高達4400MHz，相比目前商用最快的DDR4-3200快了多達37.5%。

為了支持Cadence DDR5 PHY物理層的驗證和協(xié)作，美光也向其提供了DDR5內(nèi)存初步版本的工程原型。

在此之前，Rambus也曾經(jīng)提到過7nm工藝下的DDR5 IP，并預(yù)計DDR5內(nèi)存要到2020年才會商用，首批自然還是服務(wù)器和數(shù)據(jù)中心，消費級就更靠后了。

值得一提的是，AMD曾保證說現(xiàn)在的AM4接口會一直支持到2020年，到時候極可能就會更換新接口，加入對DDR5的支持。